Architecture des processeurs on ENSEIRB-MATMECA

Architecture des processeurs 0: Introduction

Wed, 11 Feb 2026 00:00:00 +0200

Les processeurs modernes sont des systèmes complexes, résultat de plusieurs décennies de travaux. Les plus avancés intègrent de nombreux mécanismes permettant de répondre aux besoins, notamment en performances, de multiples applications.

Organisation du cours

0 - Introduction

1 - Simulation de microarchitectures

2 - Exécution d'un programme

3 - ISA RISC-V

4 - Pipeline

5 - Prédiction de branchement

6 - Mémoire cache

Simulation

Architecture des processeurs 1: Simulateur de microarchitectures RISC-V

Wed, 11 Feb 2026 00:00:00 +0200

Lors de l’étude du fonctionnement des processseurs, il peut être utile de voir cycle par cycle comment évolue une exécution afin de comprendre l’impact des différents mécanismes. Cela s’applique aussi bien pour l’étude de la microarchitecture des processeurs, que pour d’autres expérimentations comme par exemple pour de la sécurité matérielle. Ainsi, un simulateur de microarchitectures est mis à disposition sur GitLab: https://gitlab.com/escou64-emmk/riscv-sim.git. Il permet de simuler l’exécution de différents programmes sur des processeurs implémentant le jeu d’instructions RISC-V. Les différents modèles de simulation sont en fait des exécutables générés directement à partir de description RTL de processeurs.

Architecture des processeurs 2: Exécution d'un programme

Wed, 11 Feb 2026 00:00:00 +0200

Dans un système informatique, un programme ou un logiciel est une suite d’opérations plus ou moins simples décrivant le fonctionnement attendu. Ces opérations sont transmises sous la forme d’instructions que le processeur pourra interpréter avant d’effectuer les tâches correspondantes. Quelque soit le jeu d’instructions ou le type de processeur, ce fonctionnement reste toujours le même.

Sur cette page, nous allons voir comment un programme est exécuté sur un processeur et certains des éléments nécessaires à la compilation. Pour cela, l’objectif sera également de prendre en main l’environnement de simulation de processeurs RISC-V. L’ensemble des expérimentations, sur cette page et les suivantes, seront réalisés à partir de plusieurs modèles de microarchitectures simulées.

Architecture des processeurs 3: ISA RISC-V

Wed, 11 Feb 2026 00:00:00 +0200

Avant même de commencer à commencer à concevoir un processeur, il est nécessaire de définir l’architecture de jeu d’instructions (ISA) qu’il implémentera. Cet élément est essentiel afin de définir comment les parties matérielles et logicielles du système pourront intérragir. C’est à ce niveau que sont définies les instructions (et doc opérations) disponibles, la taille des données manipulées, le nombre de registres etc. Différents types d’architectures de jeux d’instructions existent, avec leurs outils et écosystèmes respectifs.

Architecture des processeurs 4: Pipeline

Tue, 13 Jan 2026 00:00:00 +0200

Les capacités de calcul (ou performances) d’un processeur sont généralement la principale caractéristique à prendre en compte lors de la conception. Comme pour tout système numérique, l’une des solutions pour augmenter le débit de calculs réalisés est d’augmenter la fréquence d’horloge. Pour cela, un mécanisme essentiel est alors implémenté : le pipeline.

Sur cette page, nous allons étudier le fonctionnement d’un pipeline dans un processeur. Notamment, nous verrons comment il impacte l’exécution des programmes. Également, nous étudierons les différents aléas susceptibles de pénaliser le débit final.

Architecture des processeurs 5: Prédiction de branchement

Tue, 13 Jan 2026 00:00:00 +0200

Environnement de simulation

Pour effectuer les différentes simulations de cette page, ouvrez l’ensemble du répertoire riscv-sim avec Visual Studio Code. Dans le terminal de l’IDE, configurez l’environnement du simulateur puis placez-vous dans le répertoire sw/uarch/br.

Architecture des processeurs 6: Mémoire cache

Tue, 13 Jan 2026 00:00:00 +0200

Le processeur ne correspond qu’à la partie opérationnelle du système. Ainsi, pour avoir un système pleinement fonctionnel, il est également nécessaire de l’associer à une ou plusieurs mémoires afin de stocker les différentes instructions et données. Généralement, ces composants sont bien plus lents que le processeur lui-même, ce qui peut impacter les performances de l’ensemble du système.

Sur cette page, nous allon étudier le fonctionnement des mémoires caches, des mémoires intermédiaires permettant de réduire les limitations de la mémoire principale. À l’aide de simulations, nous verrons comment les temps d’accès peuvent varier selon les opérations effectuées. Nous verrons également l’impact du placement des données en mémoire, par exemple lors de la manipulation de tableaux ou matrices.