Logo ENSEIRB-MATMECA
  • Accueil
  • À propos
  • Outils
  • Contributeurs
  • Pages
  • Code
  • GitHub
  • Dark Theme
    Light Theme
Logo Inverted Logo
  • Pages
  • Outils
  • Processeur
    • 0 - Introduction
    • 1 - Simulateur RISC-V
    • 2 - Exécution
    • 3 - ISA RISC-V
    • 4 - Pipeline
    • 5 - Branchement
    • 6 - Mémoire cache
  • Plateforme CALF
    • Système
    • Utilisation
    • Processeur
    • Mémoire
  • Sécurité matérielle
    • Introduction
    • FPGA
    • Caches
  • STM32
    • IDE
    • GPIO
    • Interruptions
    • Timer
    • UART
Hero Image
Sécurité matérielle: Mémoires caches

Dans les tutoriels sur la récupération du flot d’exécution par la consommation, nous avons vu que des décalages temporels entre plusieurs exécutions pouvaient être observés par le biais des canaux auxiliaires. Notamment, cela engendrait de grandes différences dans l’évolution de la consommation ou du temps global d’exécution. Dans ce tutoriel, nous allons à présent nous intéresser à l’observation des variations temporelles dûes à la microarchitecture des processeurs. Notamment, nous allons voir comment les mémoires caches, pourtant essentielles pour les performances de nombreux systèmes, peuvent aussi représenter une source de fuite.

    vendredi 12 décembre 2025 Lire
    Hero Image
    Sécurité matérielle: FPGA

    Lors de l’introduction, nous avons vu les principes de l’analyse de la consommation des système matérielles. Ces principes ont été appliqués dans un environnement guidé (Jupyter) sur des systèmes dont l’utilisation est bien maîtrisée, mais dont la microarchitecture interne reste, au moins en partie, inconnue (un microcontrôleur STM32). À présent, nous allons voir comment cibler un système dont toute l’organisation interne est disponible. Pour cela, l’objectif sera d’implémenter un processeur RISC-V sur une cible FPGA.

      mardi 25 novembre 2025 Lire
      Hero Image
      Sécurité matérielle: Introduction

      Dans cette introduction, l’objectif est de se familiariser en pratique avec les problématiques de sécurité matérielle et avec l’environnement ChipWhisperer. L’ensemble des exercices est basé sur cet environnement et sur la plateforme matérielle du même nom. Préparation ChipWhisperer est le nom d’une plateforme fournissant un environnement logiciel (essentiellement en Python) permettant de reproduire des attaques matérielles. Pour cela, différentes cibles matérielles sont disponibles, avec aussi bien des microcontrôleurs que des FPGA. L’intérêt majeure de cette plateforme est sa simplicité d’utilisation: l’ensemble de la chaîne peut-être automatisé à l’aide de scripts Python, de la mesure de consommation par un ADC jusqu’au traitement des données. Ainsi, elle représente un moyen idéale pour une première approche des problématiques de sécurité.

        mercredi 12 novembre 2025 Lire
        Navigation
        • À propos
        • Outils
        • Contributeurs
        Contactez moi :
        • mathieu.escouteloup@enseirb-matmeca.fr
        • mescoutelou

        Restez à jour par e-mail


        En renseignant votre adresse e-mail, vous acceptez de recevoir la newsletter de ce site.

        Toha Theme Logo Toha
        © 2025 Copyright.
        Alimenté par Hugo Logo